芯片級(jí)電磁兼容性的設(shè)計(jì)方法及其應(yīng)用

1 引言

隨著電子技術(shù)的迅速發(fā)展，現(xiàn)代電子設(shè)備已廣泛應(yīng)用于人類生活的各個(gè)領(lǐng)域。當(dāng)前，電子設(shè)備已處于飛速發(fā)展時(shí)期，并且這個(gè)發(fā)展過(guò)程仍在日益增長(zhǎng)著。電子設(shè)備的廣泛應(yīng)用和發(fā)展，必然導(dǎo)致它們?cè)谄渲車臻g產(chǎn)生的電磁場(chǎng)電平的不斷增加?，F(xiàn)代電子系統(tǒng)與當(dāng)今電磁環(huán)境密不可分，電子設(shè)備不可避免地在電磁環(huán)境（EME）中工作。因此，人們面臨的新問(wèn)題，就是如何提高現(xiàn)代電子、電氣設(shè)備或系統(tǒng)在復(fù)雜電磁環(huán)境中的生存能力，以保證達(dá)到電子系統(tǒng)初始的設(shè)計(jì)目的。正是在這種背景下產(chǎn)生了電磁兼容性的概念，形成了一門(mén)新的學(xué)科--電磁兼容性(EMC)研究。通常，電磁兼容被定義為某一電子系統(tǒng)在其電磁環(huán)境當(dāng)中正常工作而不被這一環(huán)境過(guò)度干擾的能力。尤其對(duì)于作為現(xiàn)代電子系統(tǒng)主體的超大規(guī)模集成電路而言，電磁兼容性已成為影響其性能提高的瓶頸。因此，必須對(duì)這一領(lǐng)域進(jìn)行研究以了解集成電路中輻射的產(chǎn)生方式及如何提高敏感度。電磁兼容性是一門(mén)關(guān)于抗電磁干擾（EMI）影響的科學(xué)，電磁兼容的中心課題是研究控制和消除電磁干擾，包括對(duì)電子系統(tǒng)的接地、屏蔽、濾波、正確選擇無(wú)源元件和接點(diǎn)網(wǎng)絡(luò)、整形電路、積分電路等電路技術(shù)，使電子設(shè)備或系統(tǒng)與其他設(shè)備聯(lián)系在一起工作時(shí)，不引起設(shè)備或系統(tǒng)的任何部分的工作性能的惡化或降低。一個(gè)設(shè)計(jì)理想的電子設(shè)備或系統(tǒng)希望不受任何能量的影響。

2 分析和解決電磁兼容性的一般方法

隨著系統(tǒng)越來(lái)越復(fù)雜，使用的頻譜越來(lái)越寬。根據(jù)電磁兼容性學(xué)科多年的研究可知，分析和解決設(shè)備、子系統(tǒng)或系統(tǒng)間的電磁兼容性問(wèn)題一般有三種方法：解決法、規(guī)范法和系統(tǒng)法。

2.1 解決法

解決法主要是在建立系統(tǒng)前并不專門(mén)考慮電磁兼容性問(wèn)題，待系統(tǒng)建成后再設(shè)法解決調(diào)試過(guò)程中出現(xiàn)的電磁兼容性問(wèn)題。系統(tǒng)內(nèi)或系統(tǒng)間存在的干擾問(wèn)題有三個(gè)：干擾源、接受器和干擾的傳播路徑。因此，解決系統(tǒng)內(nèi)或系統(tǒng)間的電磁兼容性問(wèn)題時(shí)，首先必須正確地確定干擾源，熟悉各種干擾源的特性，再確定干擾的耦合路徑是輻射耦合模式還是傳導(dǎo)耦合模式，*終決定消除干擾的方法。

2.2 規(guī)范法

為了滿足電磁兼容性的要求，各國(guó)政府和工業(yè)部門(mén)尤其是軍方都制訂了很多強(qiáng)制執(zhí)行的標(biāo)準(zhǔn)和規(guī)范，例如美國(guó)**標(biāo)準(zhǔn)MIL-STD-461。所謂規(guī)范法是指在采購(gòu)系統(tǒng)的設(shè)備和設(shè)計(jì)建立子系統(tǒng)時(shí)必須滿足已制訂的規(guī)范。規(guī)范法預(yù)期達(dá)到的效果就是，如果組成系統(tǒng)的每個(gè)部件都滿足規(guī)范要求，則系統(tǒng)的電磁兼容性就能保證。

2.3 系統(tǒng)法

系統(tǒng)法集中了電磁兼容性方面的研究成果，從系統(tǒng)設(shè)計(jì)階段的*初就用分析程序來(lái)預(yù)測(cè)將要遇到的電磁干擾問(wèn)題，以便在系統(tǒng)設(shè)計(jì)過(guò)程中作為基本問(wèn)題來(lái)解決。目前有下列幾種已廣泛使用的大規(guī)模電磁干擾分析程序：系統(tǒng)和電磁兼容性分析程序（SEMCAP）；干擾預(yù)測(cè)程序IPP-1；系統(tǒng)內(nèi)部分析程序IAP；共場(chǎng)地分析模型程序COSAM等。

對(duì)于EMC系統(tǒng)設(shè)計(jì)的三種方法而言，問(wèn)題解決法是先建立系統(tǒng)，在系統(tǒng)出現(xiàn)EMC問(wèn)題時(shí)，利用EMI抑制技術(shù)解決EMC問(wèn)題，這種方法很冒險(xiǎn)，有可能出現(xiàn)大量的返工；規(guī)范法則是要求每個(gè)分系統(tǒng)預(yù)先符合你所要求的EMC規(guī)范或標(biāo)準(zhǔn)，如你的產(chǎn)品需要銷售到美國(guó)，就要求每個(gè)分系統(tǒng)滿足美國(guó)FCC Part15或Part18相應(yīng)的標(biāo)準(zhǔn)，利用這些標(biāo)準(zhǔn)進(jìn)行計(jì)算、設(shè)計(jì)分系統(tǒng)來(lái)保證*終產(chǎn)品的EMC性能，規(guī)范法比問(wèn)題解決法更合理，但它的不足之處是可能引入過(guò)儲(chǔ)備的設(shè)計(jì)；系統(tǒng)法集中了EMC方面的成就，根據(jù)EMC的要求給出*佳的工程設(shè)計(jì)、試驗(yàn)過(guò)程中對(duì)EMC進(jìn)行分析預(yù)測(cè)，合理分配EMC指標(biāo)，保證系統(tǒng)EMC的設(shè)計(jì)要求。

隨著電子設(shè)備工藝的飛速發(fā)展，集成電路的集成度幾乎每年都翻一番，EMC問(wèn)題已由系統(tǒng)級(jí)上升至芯片級(jí)，因此，對(duì)芯片級(jí)電磁兼容性的設(shè)計(jì)研究就顯得尤為重要了。

3 芯片級(jí)電磁兼容

由于芯片級(jí)電磁兼容是一個(gè)相對(duì)較新的學(xué)科，盡管對(duì)于電子系統(tǒng)及子系統(tǒng)已經(jīng)有了詳細(xì)的標(biāo)準(zhǔn)和輻射參考標(biāo)準(zhǔn)，但對(duì)于在這些系統(tǒng)中應(yīng)用到的集成電路來(lái)說(shuō)卻是一個(gè)空白。尤其是近年來(lái)集成電路的制造工藝已從超深亞微米（VDSM）進(jìn)入到納米階段，加工芯片的特征尺寸進(jìn)一步減小，越來(lái)越多的功能，甚至是一個(gè)完整的系統(tǒng)都能夠被集成到單個(gè)芯片之中。這就使芯片級(jí)電磁兼容顯得尤為突出。

3.1 芯片級(jí)電磁兼容的描述

附屬于國(guó)際電工委員會(huì)(IEC)主要負(fù)責(zé)集成電路方面研究的機(jī)構(gòu)正致力于研究集成電路電磁兼容性描述的兩項(xiàng)標(biāo)準(zhǔn)。在不久的將來(lái)，我們就能根據(jù) IEC61967標(biāo)準(zhǔn)來(lái)描述集成電路的電磁輻射；根據(jù)IEC62132標(biāo)準(zhǔn)來(lái)描述集成電路的抗擾度。盡管這兩項(xiàng)標(biāo)準(zhǔn)中所描述的測(cè)量方法并不能夠完全取代系統(tǒng)級(jí)的電磁兼容測(cè)量方法，但設(shè)計(jì)工程師將具備鑒別主要輻射源及在應(yīng)用程序中哪一部分具有*低敏感度的能力。

目前，IEC61967標(biāo)準(zhǔn)，用于測(cè)量集成電路電磁輻射頻率150kHz到1GHz，包括以下六個(gè)部分：通用條件和定義；輻射測(cè)量方法 --橫向電磁波室法；輻射測(cè)量方法-- 表面掃描法；傳導(dǎo)輻射測(cè)量方法--1Ω/150Ω直接耦合法；傳導(dǎo)輻射測(cè)量方法--WFC(workbench faraday cage)方法；傳導(dǎo)輻射測(cè)量方法--探磁針?lè)ā?/span>

IEC62132標(biāo)準(zhǔn)，用于測(cè)量集成電路電磁抗擾度，目前暫時(shí)包括以下五部分：通用條件和定義；輻射抗擾度測(cè)量方法 --橫向電磁波室法；傳導(dǎo)抗擾度測(cè)量方法--大量電流注入法(BCI)；傳導(dǎo)抗擾度測(cè)量方法--直接激勵(lì)注入法(DPI)；傳導(dǎo)抗擾度測(cè)量方法 --傳導(dǎo)輻射測(cè)量方法--WFC。

以上兩項(xiàng)標(biāo)準(zhǔn)描述的測(cè)量方法可以被用作集成電路輻射和抗擾度規(guī)范說(shuō)明的基礎(chǔ)。當(dāng)然，這些方法既有它們的優(yōu)勢(shì)，同時(shí)也存在局限性。因此，電子設(shè)備的設(shè)計(jì)者以及半導(dǎo)體生產(chǎn)商應(yīng)謹(jǐn)慎地選擇*符合其自身需求的測(cè)量方法。雖然我們能夠用這些測(cè)量方法來(lái)描述芯片級(jí)集成電路的電磁兼容性，但我們不可能在系統(tǒng)級(jí)與芯片級(jí)測(cè)量方法之間進(jìn)行直接比較。即使集成電路已經(jīng)可以滿足芯片級(jí)電磁兼容的需要，生產(chǎn)商仍需在整個(gè)系統(tǒng)中實(shí)現(xiàn)電磁兼容的測(cè)量。

通常，典型的電磁兼容測(cè)量方法，如過(guò)濾或屏蔽技術(shù)對(duì)于實(shí)現(xiàn)電子設(shè)備的電磁兼容性要求必不可少的。至于在哪一部分實(shí)現(xiàn)電磁兼容性測(cè)量法，如在集成電路內(nèi)或在印刷電路板上，則取決于成本及可行性方面，如可用空間等的考慮。

解決電磁兼容性問(wèn)題，就是要查明并且減少實(shí)際的干擾源，其中一個(gè)*重要的解決芯片級(jí)電磁兼容的方法就是"表面掃描法 (IEC 61967-3)"。采用這種方法，能夠使集成電路表面電磁場(chǎng)的實(shí)際磁場(chǎng)和電場(chǎng)形象化，同時(shí)，還能準(zhǔn)確、容易地定位集成電路電磁輻射的干擾源。

3.1.1 表面掃描法

IEC 61967標(biāo)準(zhǔn)中的這一部分描述了評(píng)估集成電路表面近電場(chǎng)和近磁場(chǎng)元件的一種方法。這種方法適用的頻率范圍為10MHz到3GHz。為了測(cè)量這些場(chǎng)的分布狀態(tài)，可以使電場(chǎng)探針或磁場(chǎng)探針機(jī)械地移過(guò)集成電路的表面（探針可以平行或垂直于集成電路表面）。測(cè)量數(shù)據(jù)可以通過(guò)計(jì)算機(jī)進(jìn)行處理，并且，在一定的掃描頻率下的場(chǎng)強(qiáng)能夠用有**譜形象地表示出來(lái)。運(yùn)用這種方法所能達(dá)到的效果與機(jī)械探針配置系統(tǒng)的精度及所用探針的尺寸密切相關(guān)。此外，為了顯示設(shè)計(jì)中的進(jìn)展，可以對(duì)不同設(shè)計(jì)步驟進(jìn)行比較。這一測(cè)量方法可以應(yīng)用在任何一個(gè)集成在印刷電路板上、方便于使用探針測(cè)量的集成電路上。通過(guò)對(duì)集成電路表面進(jìn)行電場(chǎng)和磁場(chǎng)掃描，能夠得到關(guān)于電磁輻射源相對(duì)強(qiáng)度的相關(guān)信息。運(yùn)用該方法 [16]可以準(zhǔn)確地定位小片上集成電路封裝內(nèi)電磁輻射量過(guò)大的區(qū)域。

3.1.2 電場(chǎng)和磁場(chǎng)探針

進(jìn)行電場(chǎng)測(cè)量時(shí)，IEC61967-6 標(biāo)準(zhǔn)對(duì)具有部分屏蔽的微型電場(chǎng)探針的構(gòu)造設(shè)計(jì)進(jìn)行了規(guī)定；而對(duì)于磁場(chǎng)測(cè)量，這一標(biāo)準(zhǔn)則建議使用單向微型磁場(chǎng)探針。這兩種探針都可用0.5mm的半剛體同軸電纜來(lái)制作，其有效的磁場(chǎng)探針孔徑大約是200μm。圖1示出了用同軸電纜制作的電場(chǎng)和磁場(chǎng)探針。圖 2是一個(gè)磁場(chǎng)探針的實(shí)際外觀。除了同軸電纜本身的屏蔽之外，為了改進(jìn)探針的屏蔽效果，還需運(yùn)用其他的屏蔽措施。

3.2 實(shí)際應(yīng)用

如圖3所示，可以由一個(gè)微型位置調(diào)節(jié)器控制探針沿三個(gè)垂直方向線性移動(dòng)進(jìn)行表面掃描。為了掃描集成電路表面的矩形區(qū)域并用計(jì)算機(jī)處理所得到的測(cè)量數(shù)據(jù)，目前已開(kāi)發(fā)出一種應(yīng)用程序，可以使探針在集成電路表面之上沿正交面方向移動(dòng)。

這一程序的掃描范圍涵蓋了X， Y，Z面，并且規(guī)定了光譜分析儀(用來(lái)測(cè)量電場(chǎng)或磁場(chǎng)探針輸出電壓的光譜)的各項(xiàng)參數(shù)。探針在集成電路表面沿一特定區(qū)域移動(dòng)，并且在每一個(gè)測(cè)量點(diǎn)上從光譜分析儀獲取頻譜。這一程序能夠給出所測(cè)電場(chǎng)或磁場(chǎng)的二維曲線。為了進(jìn)一步處理所測(cè)量數(shù)據(jù)，可以將其保存為ASCII文件。典型的掃描小片步長(zhǎng)為80mm，而掃描整個(gè)集成電路封裝的步長(zhǎng)為300 mm。*小的掃描步長(zhǎng)既取決于芯片尺寸，也取決于配置系統(tǒng)的**度。

探針也可以分別放置在小片或集成電路封裝之上的任何位置，這就使得直接測(cè)量小片的特定部位的電磁輻射成為可能，如測(cè)量高速運(yùn)算放大器。

圖4給出了集成電路封裝表面磁場(chǎng)掃描的示意圖。從圖中可以明顯地看出具有較高的磁場(chǎng)強(qiáng)度元件的區(qū)域。由于高短路電流與高動(dòng)態(tài)轉(zhuǎn)換電流結(jié)合，故具有較高磁場(chǎng)輻射的管腳通常是集成電路的電源供應(yīng)管腳和負(fù)載輸出管腳。正是由于整個(gè)集成電路的電磁輻射主要集中在這些管腳上，所以電磁兼容性測(cè)量就應(yīng)該從這里著手。

圖5是用三維圖形示出掃描區(qū)域磁場(chǎng)強(qiáng)度的測(cè)量結(jié)果。具有較高磁場(chǎng)強(qiáng)度的區(qū)域用紅色（圖上部較黑部分）突出出來(lái)，而具有較低磁場(chǎng)強(qiáng)度的區(qū)域用藍(lán)色（圖下面較黑部分）表示。對(duì)具有較高磁場(chǎng)強(qiáng)度區(qū)域有一定的了解之后，設(shè)計(jì)者就能夠重新設(shè)計(jì)自己的電路以減少全局的電磁輻射。同時(shí)，版圖工程師也可得到關(guān)鍵的提示，指導(dǎo)如何布置元件以降低輻射。

4 結(jié)束語(yǔ)

對(duì)于微電子行業(yè)來(lái)說(shuō)，芯片級(jí)電磁兼容性的描述已經(jīng)成為一個(gè)非常重要的主題。實(shí)際上，如果不對(duì)集成電路電磁輻射及抗擾度方面進(jìn)行深入研究，就很難滿足電子設(shè)備電磁兼容性方面的需要。隨著工作頻率及芯片復(fù)雜度的不斷增長(zhǎng)，具有低電磁輻射和高抗擾度的集成電路設(shè)計(jì)將越來(lái)越演變成具有挑戰(zhàn)性的課題。將來(lái)，半導(dǎo)體生產(chǎn)商都將使用新標(biāo)準(zhǔn)(IEC 61967和IEC 62132)中不同的測(cè)量方法，來(lái)描述其集成電路的電磁輻射和抗擾度。而其中的"表面掃描法(IEC 61967-3)"可以被用來(lái)查明造成整個(gè)電磁輻射的主要干擾源。

今后應(yīng)致力于芯片級(jí)電磁兼容性設(shè)計(jì)和優(yōu)化，著重研究以下幾個(gè)問(wèn)題：更好地了解地面反射，進(jìn)而了解普通模式電流是如何影響電磁輻射的，改進(jìn)對(duì)輻射的控制；改進(jìn)用于仿真的封裝模型，改進(jìn)芯片級(jí)電磁兼容的處理工具；減少信號(hào)完整性問(wèn)題，提高防射頻干擾的模擬模塊和輸入/輸出模塊的敏感度；減少封裝產(chǎn)生的寄生參數(shù)，更好地控制輸出信號(hào)的升降次數(shù)（適度的回轉(zhuǎn)率）。